네덜란드의 ASML은 전 세계 반도체 공급망 한가운데 있는 회사죠. 최첨단 칩을 만들 때 필요한 노광 장비를 사실상 독점적으로 공급하다 보니, 인텔이든 TSMC든 삼성전자든 “공정이 어디까지 가느냐”는 결국 ASML 로드맵과 같이 움직인다고 봐도 과장이 아닙니다. 이번에는 인텔이 ASML과의 협업 결과를 공개하면서, 최신 하이 NA(High NA) EUV 장비가 인텔의 공정 리더십 회복 전략에 얼마나 중요한지 강조했습니다.

왜 ASML이 ‘반도체 미래’와 직결되나
ASML은 최신 공정의 핵심 장비(특히 EUV 노광 장비)를 만드는 회사입니다. 최첨단 집적회로(칩)를 생산하려면 결국 ASML 장비가 필요하니, 업계의 공정 경쟁은 자연스럽게 ASML 기술 발전과 분리하기 어렵습니다. 인텔을 포함한 주요 칩 메이커들이 공정 노드를 앞으로 밀어붙이려면 ASML 기술이 필수라는 말이 여기서 나옵니다.
인텔이 확인한 핵심: EXE:5200B 첫 장비 설치·테스트·검증 완료
인텔은 최근 ASML과 함께 자사의 첫 TWINSCAN EXE:5200B 스캐너를 설치, 테스트, 검증했다고 밝혔습니다. 인텔은 이 장비가 단순한 “R&D 장비”가 아니라, 제조 공정 리더십 회복과 파운드리(위탁생산) 사업 경쟁력 강화에서 중심 역할을 할 거라고 보고 있어요.
여기서 중요한 표현이 하나 나오는데, 장비가 “acceptance testing(수락 테스트)” 이정표에 도달했다는 겁니다. 쉽게 말해 “장비가 제대로 성능을 내는지 공식적으로 검증하는 단계”를 통과했고, 이제는 연구개발 단계에서 대량 양산(High-volume production) 쪽으로 넘어갈 준비가 됐다는 의미에 가깝습니다.
EXE:5200B가 어떤 장비냐: 175장/시간 + 0.7nm 정렬 정확도
이 장비는 엄청 크고 비싸기로 유명한 하이 NA EUV 스캐너입니다. 인텔 설명을 바탕으로 정리하면 포인트는 세 가지예요.
- 해상도는 1세대(EXE:5000) 수준을 유지
- 웨이퍼 처리량(throughput)을 시간당 175장으로 끌어올림
- 멀티 레이어 정렬(overlay) 정확도를 0.7nm로 개선
여기서 특히 “0.7nm”가 눈길을 끕니다. 노광 공정에서 레이어를 여러 번 겹쳐 쌓아야 하잖아요? 그때 레이어 간 정렬이 조금만 흔들려도 수율과 성능이 큰 영향을 받습니다. 그래서 오버레이 정확도는 초미세 공정에서 정말 중요한 지표로 취급돼요.
하이 NA EUV가 왜 ‘게임체인저’냐: 더 작은 트랜지스터로 가는 길
포토리소그래피 기반 반도체 제조에서 오버레이 정확도는 “미래에 트랜지스터를 얼마나 더 작게 만들 수 있느냐”와 직결됩니다. 인텔은 하이 NA EUV가 칩 생산 방식을 한 단계 바꿀 잠재력이 있다고 보고 있고, 실제로 2023년부터 오리건 R&D 팹에서 하이 NA EUV 장비를 다뤄왔다고 언급됩니다.
즉, 이번 EXE:5200B 검증은 단순히 장비 한 대 설치가 아니라, 인텔 입장에서는 차세대 x86 CPU와 첨단 칩을 더 촘촘한 트랜지스터 밀도로 생산할 수 있는 기반을 갖춰가는 단계라고 볼 수 있습니다.
처리량과 효율도 개선: 더 강한 EUV 광원 + 물류/열 안정성 강화
EXE:5200B는 “정밀도”뿐 아니라 “양산 효율”을 끌어올리는 개선도 포함합니다.
- 더 높은 출력의 EUV 광원으로, 현실적인 노광 조건에서 더 빠르게 웨이퍼를 처리할 수 있게 하고
- 웨이퍼 보관/이송 구조(스톡커 아키텍처)를 재설계해 물류 효율과 열 안정성을 개선했다는 내용이 나옵니다.
- 이런 개선은 특히 여러 공정을 반복하는 멀티 패스 제조 흐름에서 성능을 높이는 데 도움이 될 수 있다고 설명합니다.
쉽게 말해 “정밀하게 찍는 것”과 “빠르게 많이 찍는 것”을 동시에 밀어준 장비라는 얘기죠.
인텔만 쓰는 장비는 아니다: SK하이닉스도 한국 공장에 설치
이 장비가 인텔 전용은 아니라는 점도 흥미롭습니다. 기사 내용에 따르면 SK하이닉스도 몇 주 전에 한국 공장에 해당 장비를 설치했다고 언급됩니다. SK하이닉스는 DRAM 등 메모리 중심 회사로 알려져 있고, 하이 NA EUV가 메모리 공정에서도 점점 더 중요한 역할을 할 가능성을 시사하는 대목입니다.
인텔은 ‘공정’만이 아니라 ‘설계’도 함께 밀고 있다: 2 DFET 언급
인텔은 제조 장비를 확보·검증하는 동시에, 실리콘 설계 측면에서도 다음 단계를 준비 중이라고 합니다. 기사에서는 인텔이 RibbonFET(게이트 올 어라운드, GAA) 구조를 넘어서 새로운 2DFET 모델을 목표로 하고 있고, 향후 제조 기술에서 다 마신(damascene) 스타일의 식각 공정을 가능하게 할 수 있다는 방향이 언급됩니다.
'industry' 카테고리의 다른 글
| PayPal 미국 은행 인가 신청, ‘PayPal Bank’ 추진 이유와 영향 정리 (0) | 2025.12.25 |
|---|---|
| 마이크론 “메모리 공급난 2027년까지” 전망… DDR5 가격 안 내려가는 이유 (0) | 2025.12.25 |
| DRAM 부족으로 PC 원가 상승… Acer·ASUS “2026년부터 가격 인상 불가피” (0) | 2025.12.25 |
| FCC 해외산 드론 규제 강화: 미국 수입·판매 제한과 DJI 영향, 예외 조건까지 정리 (0) | 2025.12.25 |
| 연봉 24만 달러 출근 vs 12만 달러 재택, 어떤 선택이 더 합리적일까? (0) | 2025.12.25 |